Difference: 74HC595 (1 vs. 4)

Revision 42021-06-21 - UliRaich

Line: 1 to 1
 
META TOPICPARENT name="WebHome"

Le registre à décalage

Introduction

Line: 19 to 19
 
  • SRCLK: l'horloge pour les données. Sur le flanc montant de SRCLK le bit sur SER est transféré dans le registre à décalage
  • SRCLR: Si le signale est mise à la masse tous les bits du registre à décalage sont effacé
  • RCLK: Sur le flanc montant de RCLK les données dans le registre à décalage sont transféré dans le registre de sortie
Changed:
<
<
  • OE: Si OE est à la masse le contenu du registre de sortie est visible sur les pins e sorti, autrement tous ces pins sont en haute impédance
>
>
  • OE: Si OE est à la masse le contenu du registre de sortie est visible sur les pins en sorti, autrement tous ces pins sont en haute impédance
  74hc595block.png

Revision 32021-06-20 - UliRaich

Line: 1 to 1
 
META TOPICPARENT name="WebHome"

Le registre à décalage

Introduction

Line: 18 to 18
 
  • SER: les données sérielles
  • SRCLK: l'horloge pour les données. Sur le flanc montant de SRCLK le bit sur SER est transféré dans le registre à décalage
  • SRCLR: Si le signale est mise à la masse tous les bits du registre à décalage sont effacé
Changed:
<
<
  • RCLK: Sur le flanc montant de RCLK les données dans le registre à décalage sont transféré dans le de sortie
>
>
  • RCLK: Sur le flanc montant de RCLK les données dans le registre à décalage sont transféré dans le registre de sortie
 
  • OE: Si OE est à la masse le contenu du registre de sortie est visible sur les pins e sorti, autrement tous ces pins sont en haute impédance

74hc595block.png

Line: 26 to 26
 Si on met
  • OE à la masse (les pins de sortie sont toujours active)
  • SCLR à Vcc
Changed:
<
<
  • est on court-cicuit SRCLK et RCLK
alors seulement les lignes SER et SRCLK/RCLK doivent être contrôlé.
>
>
  • et on court-circuite SRCLK et RCLK
alors le nombre de connexions à des pins GPIO peuvent être réduits à deux : SER et SRCLK
  -- Uli Raich - 2021-06-20

Revision 22021-06-20 - UliRaich

Line: 1 to 1
 
META TOPICPARENT name="WebHome"

Le registre à décalage

Introduction

Line: 6 to 6
 La barre à LEDs ou les afficheurs sept segments nécessitent beaucoup de pins GPIO si toutes leurs anodes ou cathodes sont connectés en parallèle. Puisque le nombre de pins GPIO disponible sur la carte CPU est limité il est intéressant de trouver une solution d'interfaçage avec moins de connexion.

Un registre à décalage est un convertisseur série - parallèle qui prend des données bit par bit et les stocke dans un registre. Quand un bit est acquis, tous les bits pris précédemment sont décalé d'une position. La contenue du registre (8 bits en général) est disponible en parallèle.

Changed:
<
<

Le SN74HC595

>
>

Le SN74HC595

  Le SN74HC595 est un registre à décalage de 8 bits contenant 2 registres interne :
  • le registre à décalage propre
Line: 14 to 14
  74hc595.png
Added:
>
>		Comme on voit sur le diagramme bloque, 5 signaux de contrôle sont utilisés :
  • SER: les données sérielles
  • SRCLK: l'horloge pour les données. Sur le flanc montant de SRCLK le bit sur SER est transféré dans le registre à décalage
  • SRCLR: Si le signale est mise à la masse tous les bits du registre à décalage sont effacé
  • RCLK: Sur le flanc montant de RCLK les données dans le registre à décalage sont transféré dans le de sortie
  • OE: Si OE est à la masse le contenu du registre de sortie est visible sur les pins e sorti, autrement tous ces pins sont en haute impédance

74hc595block.png

Si on met

  • OE à la masse (les pins de sortie sont toujours active)
  • SCLR à Vcc
  • est on court-cicuit SRCLK et RCLK
alors seulement les lignes SER et SRCLK/RCLK doivent être contrôlé.
 -- Uli Raich - 2021-06-20

Comments

Revision 12021-06-20 - UliRaich

Line: 1 to 1
Added:
>
>
META TOPICPARENT name="WebHome"

Le registre à décalage

Introduction

La barre à LEDs ou les afficheurs sept segments nécessitent beaucoup de pins GPIO si toutes leurs anodes ou cathodes sont connectés en parallèle. Puisque le nombre de pins GPIO disponible sur la carte CPU est limité il est intéressant de trouver une solution d'interfaçage avec moins de connexion.

Un registre à décalage est un convertisseur série - parallèle qui prend des données bit par bit et les stocke dans un registre. Quand un bit est acquis, tous les bits pris précédemment sont décalé d'une position. La contenue du registre (8 bits en général) est disponible en parallèle.

Le SN74HC595

Le SN74HC595 est un registre à décalage de 8 bits contenant 2 registres interne :

  • le registre à décalage propre
  • un registre de sortie

74hc595.png

-- Uli Raich - 2021-06-20

Comments 

<--/commentPlugin-->

META FILEATTACHMENT attachment="74hc595.png" attr="" comment="" date="1624178487" name="74hc595.png" path="74hc595.png" size="81866" user="UliRaich" version="1"
META FILEATTACHMENT attachment="74hc595block.png" attr="" comment="" date="1624178897" name="74hc595block.png" path="74hc595block.png" size="46056" user="UliRaich" version="1"
View topic | History: r4 < r3 < r2 < r1 | More topic actions...
 
This site is powered by the TWiki collaboration platform Powered by PerlCopyright © 2008-2025 by the contributing authors. All material on this collaboration platform is the property of the contributing authors.
Ideas, requests, problems regarding TWiki? Send feedback